【產業趨勢】決戰AI埃米時代　台廠聯軍助台積電強攻晶背供電

發布時間：2024/10/26 07:23

為因應AI時代來臨，台積電宣布A16先進製程將從奈米進入埃米，並導入晶背供電。圖為台積電董事長魏哲家。（翻攝台積電linkedin）

圖文／鏡週刊

AI點燃半導體技術創新競賽，隨著埃米（angstorm）世代到來，為了讓晶圓內容納更多電晶體，把電源從正面翻到背後的「晶背供電」（BSPDN）技術，已成兵家必爭之地。本刊調查，該技術得透過晶圓減薄及奈米矽穿孔（nTSV）等方式實現，而台廠正聯袂助攻護國神山力甩英特爾、三星2強，包括鑽石碟研磨耗材商中砂、原子層沉積（ALD）薄膜製程設備廠天虹、半導體檢測分析廠商汎銓等都積極做好準備，助力台積電鞏固先進製程全球領導地位。

廣告更多內容請繼續往下閱讀

被喻為「全球半導體研發大腦」的比利時微電子研究中心（imec），為了慶祝成立40週年，在今年9月的半導體展（Semicom 2024）舉辦大型論壇，找來台積電背書，大談研發商化成果；只見台積電技術研究副總曹敏在台上操著流利的英文，細數一路領先的關鍵製程如FinFET、EUV、Nano-sheet，都有imec參與其中。話鋒一轉，曹敏用自豪的語氣說：「台積電預計於2026年量產的16埃米（A16）所導入的晶背供電，將為AI晶片帶來劃時代突破。」

先進製程不斷微縮，晶背供電不但可以騰出更多空間還能減少壓降，在追求省電的AI時代，重要性提高。（台積電提供）

廣告更多內容請繼續往下閱讀

打破傳統　決勝新武器

護國神山的研發大將豪語一出，立刻讓外界好奇，晶背供電究竟有何獨特之處？台積電為何要強力布局？「我在應材（Applied）時，晶背供電早就熱鬧地展開研究。」談起晶背供電的崛起，在美國應用材料公司待了17年、2016年才加入天虹擔任執行長的易錦良告訴本刊，晶背供電技術雖由imec於2019年首度對外發表，但設計概念其實更早就有，並非橫空出世。

晶背供電得透過晶圓減薄及矽穿孔等技術實現，天虹等相關台廠正聯袂助攻台積電搶得先機。

易錦良指著晶圓片內的電晶體剖面設計圖向本刊解釋，目前邏輯晶片上堆疊好幾十層的導線（Metal），這些導線包含訊號和電源，晶背供電則打破過去傳統，將電源與訊號有效分類，「電源移到背後，能騰出空間放更多電晶體，電晶體愈多，晶片執行運算的速度愈快。」

「與正面相比，晶背供電另個好處就是電壓下降（IR Drop）減少，壓降一少就能減少漏電，就更省電。」汎銓科技營運長廖永順向本刊指出，AI非常耗電，現在設計晶片，追求的不只是效能與速度，更重要的是要比省電，也讓這項技術的重要性大為提高。

「我認為，晶背供電將是埃米（奈米的十分之一）製程下的新致勝武器。」DIGITIMES分析師陳澤嘉則向本刊表示，今年2月，台積電在北美舉辦技術論壇，首次將A16先進製程從奈米進入埃米，同時導入超級電軌（Super Power Rail，SPR）作為A16晶背供電解決方案，展現護國神山的技術實力。

精細製程　協力廠助攻

其實強攻晶背供電的不只台積電，二大敵手英特爾（Intel）、三星（Samsung）也來勢洶洶。業界人士透露，英特爾今年2月曾在美國以晶圓柱（PowerVia）為名，宣布把晶背供電運用於今年將推出的20埃米製程；而三星也預計於明年將此技術用於20埃米，超車台積電企圖相當明顯。

根據台積電數據，導入晶背供電的A16晶片，在相同電壓下，比起20埃米，可提升8至10％傳輸速度，功耗降低15至20％，密度提升達1.1倍。然而，把電源線拉到背後，看似簡單，工藝可不容易。

「為了把電源透過晶背直接傳到電晶體的源極和汲極（開關閘門），晶背供電須採用奈米矽穿孔（nTSV）技術，先在晶圓背後打孔，再透過蝕刻（etching）、鍍膜讓孔洞內填入金屬等不同材料，以利隔離與導電。」陳澤嘉說明。

一位專家直言，在先進製程下，這些孔徑尺寸都是髮絲的好幾十分之一，非常脆弱，為了提高nTSV良率，鑽孔前會透過化學機械研磨（CMP）將晶圓減薄，其衍生的相關商機，也讓台廠紛紛切入助拳台積電。

晶背供電因減薄研磨道數變多、時間拉長，可望帶動國內提供晶圓高階研磨耗材的中砂業務量成長。

減薄晶圓　蝕刻成關鍵

「晶背因減薄研磨道數變多、時間拉長，鑽石碟需求一定備受期待。」易錦良說。他口中的鑽石碟，就是半導體化學機械研磨製程所用耗材；據悉，目前中砂的鑽石碟已打入台積電供應鏈。

對此，中砂研發副總白景中僅低調表示，晶背供電確實讓公司的鑽石碟用量明顯增加1成。「以前一層晶圓（Layer）約拋光一次，現在要拋光3、4次。」他分析。

而減薄後的晶圓，鑽完孔第一道程序為蝕刻，業者透露，這項技術難度相當高，目前台積電主要委託應材、柯林（Lam Research）、東京威力（TEL）等國際蝕刻設備大廠處理，但這不代表台廠沒有機會。

拉到晶背的電源，鑽完孔得精準對準密密麻麻的電晶體以利導電，如何穩定蝕刻良率，將依賴汎銓等公司的檢測服務。

汎銓營運長廖永順指出，先進製程下，1片指甲大小的晶片（1cm×1cm），裡面就有1千億個電晶體，「晶背鑽完孔後，如何精確對準這些密密麻麻的電晶體，蝕刻好壞相當關鍵。」而汎銓3、4年前就開發埃米級檢測服務，讓客戶清楚蝕刻結構、有無副產物塞住進而影響阻抗，「如此確保客戶在埃米晶片良率穩定，取得成本優勢。」廖永順說。

「不過，蝕刻完，旁邊可能會有皺紋（縫隙），把金屬填進去要連續均勻，相當不容易，不小心洞破了，電流就過不去。」易錦良對著示意圖強調，矽鑽孔後，每道技術環節其實都很重要，如何鍍好孔洞上的電路，同時均勻地鍍上導線，正是切入晶背供電的成敗關鍵。

天虹自研　原子層沉積

為達成上述二大關鍵目標，天虹2019年自行開發原子層沉積（ALD）設備，企圖搶食荷蘭ALD設備巨頭ASM（艾司摩爾ASML分拆之公司）的訂單。「我們是國內少數直接正面對決ASM的業者！」易錦良驕傲地說。

天虹董事長黃見駱進一步補充，ALD設備具高精度薄膜沉積等特性，「邊邊角角、深的、歪的都能覆蓋，加上製程溫度比傳統物理／化學沉積（PVD／CVD）低，在結構複雜的電晶體可有效保護元件，優勢逐一浮現。」

天虹科技5年前領先開發高階原子層鍍膜機台（ALD），與荷商ASM爭搶晶背供電設備商機。圖左天虹董事長黃見駱、圖右執行長易錦良。

本刊好奇，為何在5年前就看到ALD未來趨勢？「我跟George（易錦良）在設備界是玩了30年的老傢伙，有一定的市場敏感度。」黃見駱笑著說。

「我們自己寫軟體，高達七成的零組件國產化，這樣才有競爭力。」在易錦良領軍下，天虹先從市場相當成熟的物理沉積設備開發，並同步研發ALD設備，為避免與老東家應材在PVD市場正面交鋒，公司先繞彎往光電產品與第三代半導體開拓業務，在晶元光電引薦下，取得蘋果（Apple）生產MiniLED所需的ALD設備認證，開啟進軍半導體高端設備市場的曙光。

埃米時代來臨，在多家具有技術實力的台廠助拳下，護國神山決戰對手，將更具勝出本錢。